## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平11-307740

(43)公開日 平成11年(1999)11月5日


(51) Int.Cl. <sup>6</sup>	識別記号	ΡI	
H01L 27/1	108	H01L 27/1	0 621C
21/8	3242	21/2	8 L
21/2	28	21/3	16 M
21/316		21/9	0 M
21/7	768		
		審査請求	有 請求項の数7 OL (全 8 ]
(21)出願番号	特願平10-112172	(71)出願人 00	
(00) (LIES E	H. N. 1 (100)		本電気株式会社
(22)出顧日	平成10年(1998) 4月22日	東京都港区芝五丁目7番1号	
		(72)発明者 杉	
			京都港区芝五丁目7番1号 日本電気
		式	会社内
		(74)代理人 弁	理士 若林 忠 (外4名)
		,	


# (54) 【発明の名称】 半導体装置の製造方法

# (57)【要約】

【課題】 シリンダー形状の下部電極を形成するに際し、層間絶縁膜などに凹部が生じることを防止するとともに、一定の形状の下部電極を安定して得ることのできる製造技術を提供する。

【解決手段】 シリンダー形状の下部電極の内側に形成されるスペーサ膜8をエッチング除去する際に、エッチングストッパーとしてラダー構造を有するSOG膜5を用いる。ラダー構造を有する前記SOG膜5は、ラダー構造を有するSOG膜材料を回転塗布後、300℃以上750℃未満の温度でベーク処理することにより形成される。





1

### 【特許請求の範囲】

【請求項1】 半導体基板表面に拡散層を形成した後、 全面に層間絶縁膜を形成する工程と、該層間絶縁膜の上 に、ラダー構造を有するSOG膜を形成する工程と、該 SOG膜および該層間絶縁膜に、前記拡散層に達するコ ンタクト孔を形成する工程と、第一の導電膜を、該コン タクト孔を埋め込むように全面に形成する工程と、該第 一の導電膜の上にスペーサ膜を形成する工程と、下部電 極形成領域以外に形成された前記第一の導電膜および前 記スペーサ膜をエッチングし、コアを形成する工程と、 全面に第二の導電膜を形成した後、前記第二の導電膜を 前記コアの側壁にのみ残すようにエッチングする工程 と、ウエットエッチングにより前記スペーサ膜を実質的 に完全に除去する工程とを含むことを特徴とする半導体 装置の製造方法。

【請求項2】 前記コンタクト孔を形成した後、全面に シリコン酸化膜を形成し、次いで前記コンタクト孔の側 壁にのみ前記シリコン酸化膜を残すようにエッチバック し、その後、前記第一の導電膜を形成することを特徴と する請求項1に記載の半導体装置の製造方法。

【請求項3】 半導体基板表面に拡散層を形成した後、 全面に層間絶縁膜を形成する工程と、該層間絶縁膜に、 前記拡散層に達するコンタクト孔を形成する工程と、第 一の導電膜を、該コンタクト孔を埋め込むように全面に 形成する工程と、該第一の導電膜を、下部電極形成領域 にのみ残すようにエッチングにより除去する工程と、全 面にラダー構造を有するSOG膜を形成する工程と、該 SOG膜の上に、絶縁膜を形成する工程と、下部電極形 成領域に形成された前記SOG膜および前記絶縁膜を、 エッチングにより除去し、底部に前記第一の導電膜が露 出したビアを形成する工程と、該ビアの側壁および底部 に第二の導電膜を形成する工程と、該ビアを埋め込むよ うに全面にスペーサ膜を形成する工程と、CMPまたは ドライエッチングにより、前記第二の導電膜および前記 スペーサ膜を表面に露出させる工程と、ウエットエッチ ングにより、前記スペーサ膜を実質的に完全に除去する 工程とを含むことを特徴とする半導体装置の製造方法。

【請求項4】 前記ビアを形成した後、全面にシリコン 酸化膜を形成し、次いで前記ビアの側壁にのみ前記シリ コン酸化膜を残すようにエッチバックし、その後、前記 第二の導電膜を形成することを特徴とする請求項3に記 載の半導体装置の製造方法。

【請求項5】 半導体基板表面に拡散層を形成した後、 全面に層間絶縁膜を形成する工程と、該層間絶縁膜の上 に、ラダー構造を有するSOG膜を形成する工程と、該 層間絶縁膜に、前記拡散層よりも上方、前記SOG膜形 成位置よりも下方の位置にまで達するホールを形成する 工程と、第一の導電膜を全面に形成する工程と、該第一 の導電膜をエッチバックした後、残存した前記第一の導 電膜をマスクとして前記拡散層に達するコンタクト孔を 50 由はPSGのバッファードフッ酸のエッチレートがNS

形成する工程と、前記ホールおよび前記コンタクト孔を 埋め込むように全面に第二の導電膜を形成する工程と、 該第二の導電膜を、下部電極形成領域のみに残すように CMPまたはエッチングにより除去する工程と、全面に シリコン酸化膜を形成した後、該シリコン酸化膜の下部 電極形成領域にホールを形成する工程と、該ホールの側 壁に第三の導電膜を形成する工程と、該ホールを埋め込 むように全面にスペーサ膜を形成する工程と、CMPま たはドライエッチングにより、前記第三の導電膜を表面 に露出させる工程と、ウエットエッチングにより、前記 スペーサ膜を実質的に完全に除去する工程とを含むこと を特徴とする半導体装置の製造方法。

2

【請求項6】 ラダー構造を有する前記SOG膜は、ラ ダー構造を有するSOG膜材料を回転塗布後、300℃ 以上750℃未満の温度でベーク処理することにより形 成されることを特徴とする請求項1乃至5いずれかに記 載の半導体装置の製造方法。

【請求項7】 前記スペーサ膜を実質的に完全に除去す る前記ウエットエッチングは、フッ酸を含むエッチング 20 液を用いる請求項1乃至6いずれかに記載の半導体装置 の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シリンダー型下部 電極を有する半導体装置の製造方法に関する。

[0002]

【従来の技術】半導体装置の集積度の向上に伴い、回路 パターン等の2次元的な設計ルールの微細化・縮小化が 近年より一層進んでいる。特にDRAM(ランダムアク セスメモリー)では、電荷を保持する容量部の2次元的 面積が縮小されていく一方、デバイス動作上必要とされ るCS(セルあたりの容量値)はチップ縮小率によらず 同等値を要求される。CSは電極面積S、電極間隔d、 容量絶縁膜の誘電率  $\varepsilon$  とすると、 $Cs = \varepsilon S / d で 表さ$ れるが、電極間隔dをチップ縮小率と同率で薄くするこ とは困難であるため、容量部の電極面積Sを縮小前と同 等に確保する必要が生じている。従って、64MDRA M以降は、容量部の3次元的構造を多様化した、シリン ダースタックキャパシターや、フィンスタックキャパシ ターの採用が必須となる。

【0003】以下、従来のシリンダースタックキャパシ ターの形成方法を、図3(a)~(c)を参照して説明

【0004】シリンダースタックキャパシターを形成す る際には、コンタクト孔6を開孔した後、リンドープシ リコン膜9をLPCVD法により堆積し、更に適当なC VD法を用いてシリンダーのコアとなる高濃度PSG1 2を堆積した後、パターニングを行い、下部電極を形成 する。このときコア材として高濃度PSGを選択する理 ٠,

GやBPSGなど他の酸化膜と比較して非常に速く、コア除去エッチングの際、下地である硼燐珪酸ガラス4 (以下BPSGと略記)との選択比が比較的高くすることが可能となる理由による。また、エッチングストッパー11として、バッファードフッ酸のエッチレートが低い、LPCVD法による窒化膜や高温酸化膜(HTO)膜等も用いられることがある。

3

【0005】次に全面にリンドープシリコン膜を約500~600℃の温度で数百~数千Å成長し、全面エッチバックを行い、シリンダーの側壁10を形成した後、バッファードフッ酸を用い、ウェットエッチングによりシリンダー内部のコア材を除去して図3(c)の様にシリンダースタックを得る。

## [0006]

【発明が解決しようとする課題】上述した従来の方法では、バッファードフッ酸によるウェットエッチ時に、BPSG等層間酸化膜もエッチングされるため、コア材と層間酸化膜との間には、非常に大きい選択比が要求される。このため通常コア材としては前述の様に、バッファードフッ酸によるエッチングレートの高い高濃度PSG(P濃度10mol%以上)が、エッチングストッパー膜11には逆にバッファードフッ酸によるエッチングレートの低いHTO膜やBSG、BPSGあるいはSiN膜等がそれぞれ選択されることが一般的である。

【0007】しかし、PSG膜は種々の洗浄処理やフォトレジスト除去工程等のウェット処理に対する化学的耐性が低いため、該工程での膜減り量が大きく、結果的にシリンダー高さのバラツキが大きくなり、これがCsのバラツキを引き起こす。

【0008】一方、エッチングストッパー膜としてHT O膜やBSG、BPSG等の酸化シリコン系の膜を用いた場合、バッファードリン酸に対する充分なエッチング防止能が得られないという問題があった。シリンダー内壁は下部電極の一部として使用されるため、その内側にコア材等のスペーサ膜の残渣が生じることは許されない。従ってバッファードフッ酸エッチングのオーバーエッチは相当量必要となる。ところがコア除去のエッチングの際に層間酸化膜も低エッチングレートながら同時にエッチングされるため、上記の材料を用いたエッチングストッパー膜では、充分なオーバーエッチ量を確保することは困難であった。

【0009】また、仮にコア材を充分にエッチングできるとしても、図3(c)に示すように電極間の層間酸化膜がエッチングされた箇所に深い凹部13が形成され、電極最上部との3次元的段差が大きくなり、後工程での配線形成工程でのリソグラフィーのフォーカスマージンを少なくするといった問題が生じることがあった。また、エッチングストッパーとしてSiN膜を用いた場合、バッファードフッ酸に対するエッチング防止能は充分得ることができるが、層間膜中に残留した水分等が放

出(外方拡散)されにくくなるため逆にシリコン基板へ 拡散し、トランジスタ特性を劣化させるという問題が生 じることがあった。

### [0010]

【課題を解決するための手段】上記課題を解決する本発明によれば、半導体基板表面に拡散層を形成した後、全面に層間絶縁膜を形成する工程と、該層間絶縁膜の上に、ラダー構造を有するSOG膜を形成する工程と、該SOG膜および該層間絶縁膜に、前記拡散層に達するコンタクト孔を形成する工程と、第一の導電膜を、該第一の導電膜の上にスペーサ膜を形成する工程と、下びよりがよりに発がした後、前記第一の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二の導電膜を形成した後、前記第二、中間を実施した。

20 【0011】また本発明によれば、上記半導体装置の製造方法において、前記コンタクト孔を形成した後、全面にシリコン酸化膜を形成し、次いで前記コンタクト孔の側壁にのみ前記シリコン酸化膜を残すようにエッチバックし、その後、前記第一の導電膜を形成することを特徴とする半導体装置の製造方法が提供される。

【0012】また本発明によれば、半導体基板表面に拡 散層を形成した後、全面に層間絶縁膜を形成する工程 と、該層間絶縁膜に、前記拡散層に達するコンタクト孔 を形成する工程と、第一の導電膜を、該コンタクト孔を 30 埋め込むように全面に形成する工程と、該第一の導電膜 を、下部電極形成領域にのみ残すようにエッチングによ り除去する工程と、全面にラダー構造を有するSOG膜 を形成する工程と、該SOG膜の上に、絶縁膜を形成す る工程と、下部電極形成領域に形成された前記SOG膜 および前記絶縁膜を、エッチングにより除去し、底部に 前記第一の導電膜が露出したビアを形成する工程と、該 ビアの側壁および底部に第二の導電膜を形成する工程 と、該ビアを埋め込むように全面にスペーサ膜を形成す る工程と、CMP(化学的機械的研磨法)またはドライ 40 エッチングにより、前記第二の導電膜および前記スペー サ膜を表面に露出させる工程と、ウエットエッチングに より、前記スペーサ膜を実質的に完全に除去する工程と を含むことを特徴とする半導体装置の製造方法、が提供 される。

【0013】また本発明によれば、上記半導体装置の製造方法において、前記ビアを形成した後、全面にシリコン酸化膜を形成し、次いで前記ビアの側壁にのみ前記シリコン酸化膜を残すようにエッチバックし、その後、前記第二の導電膜を形成することを特徴とする半導体装置の製造方法が提供される。

【0014】また本発明によれば、半導体基板表面に拡 散層を形成した後、全面に層間絶縁膜を形成する工程 と、該層間絶縁膜の上に、ラダー構造を有するSOG膜 を形成する工程と、該層間絶縁膜に、前記拡散層よりも 上方、前記SOG膜形成位置よりも下方の位置にまで達 するホールを形成する工程と、第一の導電膜を全面に形 成する工程と、該第一の導電膜をエッチバックした後、 残存した前記第一の導電膜をマスクとして前記拡散層に 達するコンタクト孔を形成する工程と、前記ホールおよ び前記コンタクト孔を埋め込むように全面に第二の導電 膜を形成する工程と、該第二の導電膜を、下部電極形成 領域のみに残すようにCMPまたはエッチングにより除 去する工程と、全面にシリコン酸化膜を形成した後、該 シリコン酸化膜の下部電極形成領域にホールを形成する 工程と、該ホールの側壁に第三の導電膜を形成する工程 と、該ホールを埋め込むように全面にスペーサ膜を形成 する工程と、CMPまたはドライエッチングにより、前 記第三の導電膜を表面に露出させる工程と、ウエットエ ッチングにより、前記スペーサ膜を実質的に完全に除去

【0015】上述の半導体装置の製造方法において、ラダー構造を有する前記SOG膜は、ラダー構造を有するSOG膜材料を回転塗布後、300℃以上750℃未満の温度でベーク処理することによって形成することが好ましい。

する工程とを含むことを特徴とする半導体装置の製造方

【0016】また上述の半導体装置の製造方法において、前記スペーサ膜を実質的に完全に除去する前記ウエットエッチングは、フッ酸を含むエッチング液を用いることが好ましい。

【0017】以上述べた半導体装置の製造方法によれば、シリンダー形状下部電極の形成過程でシリンダーの内側に形成されるスペーサー膜を実質的に完全に除去することができる。すなわち、シリンダーの内側にスペーサー膜の残渣が残らず、下部電極としての機能が害されない程度に除去される。また、このスペーサー膜の除去の際に下部電極以外の部分の層間絶縁膜などに凹部が生じることを防止できる。これにより、一定の形状の下部電極、およびCs (セル当たりの容量値)を安定して得ることができる。

### [0018]

法が提供される。

【発明の実施の形態】SOG膜、すなわちスピンオングラス(Spin On Glass)膜は、シラノール ( $(OR)_mR_nSi(OH)_{4-m-n}$ )をアルコールなどの溶剤に溶かしてウエハ状に回転塗布し、熱処理を行うことにより縮合固化させて形成した $SiO_2$ の組成に近い絶縁膜をいう。

【0019】回転塗布とは、シリコン基板を水平にセットし、下方から真空チャックにてシリコン基板を吸着し、その表面に有機含有絶縁膜材料をアルコールやケト

6 ン等の溶剤に溶かした溶液を滴下した後に、回転するこ

とにより基板表面に均一な有機含有塗布絶縁膜を形成す ることをいう。回転数と回転時間を設定することで、膜

厚の制御を行う。

【0020】SOG膜の焼成は、はじめにホットプレート上で200℃以下の熱処理により溶剤を蒸発させ、次に熱処理炉等で熱処理を行ってSOG膜材料を縮合し、固めるのが一般的である。縮合時の熱処理温度は、好ましくは300℃以上750℃未満、さらに好ましくは400℃以上700℃未満とする。ここでホットプレート上での熱処理は、急激な昇温によるSOG膜のクラック防止のため、数段のステップで昇温してもよい。

【0021】本発明においてラダー構造とは、はしご状のポリマー骨格構造をいい、バッファードフッ酸に対して高いエッチング耐性を有する。ラダー構造SOGの化学構造の一例を、一般のSOGの化学構造の例とあわせて図9に示す。

【0022】ここで、ラダー構造のバッファードフッ酸(BHF)に対するエッチングレートを図10に示す。
20 ラダーSOG膜5はそのラダー構造を保っている間はバッファードフッ酸のエッチングレートは殆ど0~10Å/minである。ただし750℃以上の熱処理を加えると、さらに縮合反応がおこり、ラダー構造から通常の鎖状構造へと構造遷移を起こし、バッファードフッ酸エッチレートは急激に上昇する。

【0023】したがって、シリンダー形状の完成まで750℃以上の熱処理を行わないことが好ましく、これによりスペーサー膜除去時におけるエッチレートを充分に確保することができる。

# *30* [0024]

【実施例】以下、本発明を実施例によりさらに詳細に説明する。

【0025】(実施例1)第一の実施例について図面を 参照して説明する。

【0026】まず図1 (a) の様に、拡散層2、ゲート 3等が形成された半導体基板1上に、層間絶縁膜4 (B PSG膜) を形成する。この上にストッパーとしてラダ ーSOG膜5を、SOG膜材料を回転塗布し400~6 50℃のベーク処理を施し縮合固化させて形成した後

40 に、半導体基板1表面へのコンタクト孔6を開孔する。 このときのラダーSOG膜5の膜厚は、ベーク後で10 0~1000Åが望ましく、またベーク温度は、膜中水 分が離脱する600℃が望ましいが半導体装置への熱履 歴等を考慮して決定される。

【0027】次に図1(b)に示す様に、適当なCVD 法を用いてシリコン酸化膜を数十~数千人の厚さで堆積 し、ドライエッチバックを用いてコンタクト孔側壁にサイドウォール7を形成する。これは、コンタクト孔側壁 に露出したラダーSOG膜5からのガスが外方拡散し、

50 コンタクト底部に酸化膜を形成することにより、コンタ

クト底部での電気的な抵抗が著しく増大することを抑制 することを目的とする。

【0028】次に図1(c)に示す様に、第一の導電膜としてリンドープシリコン膜9を堆積する。ついで適当なCVD法を用いてシリンダーのコアとなるスペーサー膜(シリコン酸化膜)8を堆積した後、パターニングを行い、コアを形成する。このコアの膜厚は、所望のシリンダー側壁の高さにより決定される。コアを構成する材料は、その後の洗浄工程における膜減り量を出来得る限り低減するため、洗浄液への化学的耐性を有することが望ましい。本実施例では、コア除去にバッファードフッ酸を用いるため、TEOS−NSG(成膜温度600~700℃)等のLPCVD法による酸化膜が用いられる。

【0029】次に図2(d)に示す様に、全面にリンドープシリコン膜を約500~600℃の温度で数百~数千A成長した後、全面エッチバックを行い、シリンダーの側壁10を形成する。この後、バッファードフッ酸を用い、ウェットエッチングによりシリンダー内部のコア材を除去するが、下地層間酸化膜表面上は、ラダーSOG膜5に覆われているのでバッファードフッ酸ではエッチングされず、シリンダー内部に存在するコア材のみが選択的にエッチングされる。

【0030】最後に全面をライトエッチバックし層間絶縁膜4表面のラダーSOG膜5を除去し、図2(e)の様なシリンダー電極を得る。この工程は省略可能であるが、ここで、層間酸化膜表面に残るラダーSOG膜5を除去する理由は、後工程での熱処理によりラダーSOG膜5からアウトガスが発生、層間膜中を拡散し、これが配線材料や電極材料を酸化させるなどの悪影響を半導体装置に与えることを未然に防止するためである。

【0031】本実施例の方法によれば、シリンダーの内側に形成されていたスペーサー膜8を実質的に完全に除去することができる。また層間絶縁膜4に凹部が生じることも防止される。

【0032】(実施例2)次に、本発明の第二の実施例に関し図面を参照して説明する。図4~6は、本発明の他の実施例を説明するために工程順に示した半導体装置の断面図である。

【0033】まず、層間絶縁膜4(BPSG)上に後の工程でエッチングストッパーとなるラダーSOG膜5を回転塗布し、400~650℃のベーク処理を施し縮合固化させた後、その上にフォトレジスト14を形成する。次いで下部電極形成領域にホールを形成する(図4(a))。ラダーSOG膜5の膜厚は100~1000Åとする。

【0034】次いで第一の導電膜としてリンドープシリコン膜15を約1000A成長し、リソグラフィー技術及びドライエッチング技術を用いて、リンドープシリコン膜15、ラダーSOG膜5と下地の層間絶縁膜4をエ

ッチングする。

【0035】次に、フォトレジスト14を除去した後、図4(b)の様に、再び全面にリンドープシリコン膜15を成長する。次いで全面エッチバックを行い、サイドウォール16を形成し、更にサイドウォール16をマスクにして拡散層2に達するコンタクト孔を開孔する図4(c)。このときリンドープシリコン膜からなるサイドウォール16は、実施例1の酸化膜サイドウォール7と同様、コンタクト孔側壁に露出したSOG膜5からのがス外方拡散防止としても機能する。また、SOG膜5の膜厚は、ベーク後で100~1000Åが望ましく、またベーク温度は、膜中水分が離脱する600℃が望ましいが半導体装置への熱履歴等を考慮して決定されることは実施例1と同様である。

8

【0036】次に図5(d)の様に、再び全面に、第二の導電膜としてリンドープシリコン膜17を所望の膜厚で成長させる。次いで全面エッチバックを行い、下部電極形成領域にのみリンドープシリコン膜17が残存するようにし、下部電極のコンタクト部を形成する図5

(e)。このときラダーSOG膜5は、リンドープシリコン膜17エッチバック時のストッパーとしても機能する。

【0037】次に図5(f)の様に、適当なCVD法を用いてシリコン酸化膜18を堆積した後、パターニングを行い、円筒状のホールを形成する。このホールの側面にシリンダーの側壁部を形成するが、この際の酸化膜厚は所望のシリンダー側壁の高さにより決定される。

【0038】次に、図6(g)の様に第三の導電膜としてリンドープシリコン膜19を約500~3000A成30 長させる。続いて円筒状のホールを埋め込むように全面にスペーサ膜20を形成する。スペーサ膜20の材料としては、例えばNSGが用いられる。その後、全面エッチバックを行いシリコン酸化膜18の表面を露出させる(図6(h))。

【0039】最後にバッファードフッ酸を用いたウェットエッチングにより、シリコン酸化膜18を除去した後、全面をライトエッチバックし層間絶縁膜4表面のラダーSOG膜5を除去し、図6(i)の様なシリンダー電極10を得る。

0 【0040】本実施例の方法によれば、シリンダーの内側に形成されていたスペーサー膜20を実質的に完全に除去することができる。また層間絶縁膜4に凹部が生じることも防止される。

【0041】本実施例が、実施例1よりもさらに優れている点として、下部電極9と下地BPSG4との間に、ラダーSOGが残らず、後の熱処理工程でのラダーSOG膜5からのアウトガスがない点と、下部電極が下地BPSG5に埋設してある構造のため、3次元的段差が軽減できる点が挙げられる。

50 【0042】 (実施例3) 次に第三の実施例について図

g

7、8を参照して説明する。本実施例は、層間絶縁膜に ビアを形成し、その側壁に形成した導電膜をシリンダー の側壁とする方法を用いたものである。まず半導体基板 1上に拡散層2、ゲート3等を形成した後、拡散層2に 達するコンタクトホールを形成する。このコンタクトホ ールを埋め込むように第一の導電膜としてリンドープシ リコン膜23を全面に形成する。次いでリンドープシリ コン膜23がコンタクトホール部にのみ残るように全面 エッチバックする。この上にエッチングストッパーとし てラダーSOG膜5を回転塗布し、400~650℃の 10 程断面図である。 ベーク処理を施し縮合固化させる。次いでこの上にBP SG膜21を8000A程度、NSG膜22を500A 程度、この順で形成する(図7(a))。

【0043】つづいてリンドープシリコン膜23の上部 が露出するように、下部電極形成領域にビアを形成する (図7(b))。本実施例では設けていないが、実施例 1、2と同様、ビア側壁にシリコン酸化膜を形成しても よい。これによりラダーSOG膜5からのガス外方拡散 が防止される。

【0044】次いで、第二の導電膜としてリンドープシ 20 性を示す図である。 リコン膜24を500~2000 A程度形成する(図7 (c))。リンドープシリコン膜の膜厚は、ビアの径お よびシリンダー側壁の機械的な剛性にを考慮して適宜な 値が選択される。その後、ビアを埋め込むように全面に スペーサ膜(シリコン酸化膜)25を形成する(図8 (d)),

【0045】最後にバッファードフッ酸を用いたウェッ トエッチングにより不要な膜を除去した後、全面をライ トエッチバックしラダーSOG膜5を除去し、図8 (e)の様なシリンダー電極10を得る。

【0046】本実施例の方法によれば、シリンダーの内 側に形成されていたスペーサー膜25を実質的に完全に 除去することができる。また層間絶縁膜4に凹部が生じ ることも防止される。

#### [0047]

【発明の効果】以上説明したように、本発明はエッチン グストッパーとして高い耐エッチング特性を有するラダ ー構造を持つSOG膜を用いている。このためキャパシ タの下部電極の内側に設けられるスペーサ膜との間で非 常に高いバッファードフッ酸の選択比を実現でき、スペ 40 21 BPSG膜 ーサ膜除去の際にも層間膜がエッチングされることがな い。またスペーサ膜にPSGを選択する必要が無くNS G等を使用でき、洗浄処理での膜減りも抑えられ、一定 の形状の下部電極を安定して得ることができる。

### 【図面の簡単な説明】

【図1】本発明の半導体装置の製造方法を示す模式的工 程断面図である。

10

【図2】本発明の半導体装置の製造方法を示す模式的工 程断面図である。

【図3】従来の半導体装置の製造方法を示す模式的工程 断面図である。

【図4】本発明の半導体装置の製造方法を示す模式的工 程断面図である。

【図5】本発明の半導体装置の製造方法を示す模式的工

【図6】本発明の半導体装置の製造方法を示す模式的工 程断面図である。

【図7】本発明の半導体装置の製造方法を示す模式的工 程断面図である。

【図8】本発明の半導体装置の製造方法を示す模式的工 程断面図である。

【図9】ラダー構造を有するSOG膜の構造を示す図で ある。

【図10】ラダー構造を有するSOG膜のエッチング耐

### 【符号の説明】

- 1 基板
- 2 拡散層
- 3 ゲート電極
- 4 層間絶縁膜
- 5 ラダーSOG膜
- 6 コンタクトホール
- 7 シリコン酸化膜
- 8 スペーサー膜
- 30 9 リンドープシリコン膜
  - 10 シリンダー電極
  - 11 エッチングストッパー膜
  - 12 高濃度PSG
  - 13 凹部
  - 14 レジスト
  - 15 リンドープシリコン膜
  - 16 サイドウォール
  - 17 リンドープシリコン膜
  - 19 リンドープシリコン膜
- - 22 NSG膜
  - 23 リンドープシリコン膜
  - 24 リンドープシリコン膜
  - 25 スペーサ膜

